INVECAS novate
INVECAS fluence
INVECAS spire

INVECASは、CadenceのTempusサインオフ・ソリューションで予測可能な設計Convergenceを実現します

CadenceのテクノロジーによりINVECASはテープアウトまでの期間を最大3ヶ月間、加速することができます。

インド ハイデラバード-2019年11月11日  — IPとASIC設計ソリューションのトップ・プロバイダーであるINVECAS社は、本日、Cadence Tempusサインオフ・ソリューションをAdvanced Chip Builder Tool (ACT™)の物理的なインプリメンテーション・フローに統合し、広範囲のカスタマーASIC設計のための予測可能な設計コンバージェンスを達成する一方で、テープアウトまでの時間を最大3ヶ月加速することに成功したことを発表しました。

INVECASは、次世代AI、5G、IoT、オートモーティブ、およびネットワーク市場をターゲットとする主要グローバル顧客向けに、22nm FDSOIおよび14/12nm FINFET技術などの最先端プロセスノードでIPソリューションを提供しています。これらのアプリケーションをターゲットとするASIC設計は、1000万−2000万以上のゲート数、高性能、および低電力を特徴とする多層で非常に複雑な設計です。INVECASのお客様は、ASIC製品のより早い市場投入を期待しており、このためにはより早い設計タイミング収束と大規模設計におけるネットリストからGDSIIへの全体的な設計サイクル時間の短縮を期待されています。

「タイミング収束は重要な課題であり、しばしば設計で最も時間のかかる要因となります。INVECASは、すべてのASICタイミング収束およびサインオフのために、CADENCE Tempusサインオフ・ソリューションを採用しました。このことで容易に予測可能な設計を行うというエンジニアのチャレンジに大きく貢献してくれました」と、エンジニアリングのINVECASの副社長 Srinivasa Gutta氏は語りました。.

CADENCEのTempusタイミング・ソリューションは、タイミングECOや最適化を行うだけでなくフルチップでのタイミング・サインオフが可能です。これは同じタイミングエンジンを利用するCADENCE Innovusフィジカル・インプリメンテーション・システムと統合されており、INVECASは、より少ない手戻り(設計修正作業)で、修正すべきタイミングパスの特定と最適なタイミングコンバージェンスを達成することが可能になります。またINVECASは、精度を損なうことなくサブブロックの階層モデル化においてもCADENCE Tempus境界モデルを活用することによってインプリに必要な時間を大きく短縮することができました。設計規模が大きくなるにつれて、将来のテクノロジ・ノードでのスタティック・タイミング解析(STA)処理能力の要求に合致するスケーラブルなタイミング手法が非常に重要になります。CADENCEのTempus境界モデルとSmartScope階層抽象化モデルを使うことで大きなセーフティ・マージンを追加したり余分な修正を行うことなく最終サインオフのタイミング収束を行うことができます。

ペースが速く競争の激しい半導体市場では、市場投入までの時間が重要です。ディープ・サブミクロン・テクノロジの複雑な設計では、大きなメモリサイズの要求とコーナーとモードの数(100)に対応しながら、より少ない修正回数で妥当なウィンドウ内で予測可能な方法でタイミング収束を行うために大規模なサーバー・ファームにアクセスする必要があります。またそのための計画的なSTAと最終的なサインオフのためにSTAスループットを改善するための革新的なアプローチが必要になります。Cadence Tempusタイミング・サインオフ・ソリューションは、バウンダリモデルや分散型STAのような機能を備えているため、従来の手法に比べて2~3ヶ月早く設計をテープアウトすることができます」とINVECASのadded Srinivasa Gutta, VP of engineeringはつけ加えました。

「INVECASは、競争の激しい市場向けに複雑なASICを最先端プロセス・ノードで作成しており、市場投入までの時間を短縮する能力を持つことは非常に重要です。 Cadence Tempus Timing Signoff Solutionはファウンドリ認定を受けており、INVECASに高度な機能の包括的なセットと、設計要件に対応する業界最速のSTAを提供し、彼らのSoC設計を素晴らしいものにします」とCadenceのデジタル& Signoffグループのプロダクト管理担当副社長のKT Moore氏は述べました。

INVECAS, Inc.について。

INVECASは、カリフォルニア州サンタクララに本社を置く、シリコンで動作が実証されて規格に準拠したIPソリューションおよびカスタムICソリューションのトップ・プロバイダーです。INVECASチームは、HDMI規格団体に直接参加することで、非常に成功したHDMI®業界規格の策定をドライブしてきました。子会社のSimplay Labs ATC LLCを介して、INVECASは、総合的な標準相互運用性テストとコンプライアンス・テストのサービスを製造業者に提供しています。また、ASIC と設計サービス、 組み込みソフトウェア及びSystem-level ソリューションのノウハウを活かし、多様なマーケット・セグメントに取り組むEDMのワンストップ・デスティネーションを実現しています。詳細については、こちらをご覧ください。 https://www.invecas.com/

INVECASおよびINVECASロゴは、米国および/または他の国におけるINVECAS, Inc.の商標、登録商標です。その他の商標および登録商標はすべて、それぞれの所有者の所有物です。

出所: Sheela Panicker, Media Contact for INVECAS, +91 98498 09594, sheela@enrightpr.com