INVECAS novate
INVECAS fluence
INVECAS spire

Physical Designチームリーダー

ハイデラバード  ノイダ

40nm、28nm、16nm、10nmといった最先端のプロセスでミリオンゲートSoCで Place&Routeやサインオフなどの実務経験ができます。

  • チップ/パーティションのフロアプランニング、デザインパーティション作成、タイミングバジェット策定やフィードスルーのプランニングをリードします。
  • RTL/Synthesis/DFTチームと協調して、設計パーティションを定義し、設計データフローに従ってフロアプランを作成します。
  • ライブラリ・チーム、テクノロジー・チーム、アナログIPチームと密接に連携し、Physical Designを行います。
  • CADチームと密接に連携し、方法論の開発と改善を行います。
  • 4-5人のエンジニアのチームを管理しながら、自らもSoC/パーティションの物理設計を行います。

希望するスキルと経験:

  • 技術学科 学卒、院卒、5~12年の経験
  • SoC設計でPhysical Designに取り組むエンジニアのチームと協力し、指導することができる。
  • 旧来のテクノロジ・ノードで少なくとも2~3のチップ/PartitionレベルでNetlistからGDSIIの作業を行ったことがある
  • 28nm, 16nm、またはそれより微細なテクノロジ・ノードでの設計経験。
  • Synopsis, Cadence, MentorのEDAツール(特にICCIIやCalibre)などの知識
  • Vフロー構築(DRC、LVS、Fillのインサート)などをスクリプトを用いて行える。
  • 業界標準ツール(ICV, Calibre, PVS)などの使用経験
  • パッケージのPVチェック、IO/Bump PVクリーンアップの理解があればプラス。
  • TCLの知識、Perlスクリプトが使えると更にプラス