システム設計とValidation

INVECAS System Engineering (SE)チームは、SoC設計およびIP設計の両方について、実際にChipを作成する前のEmulationやValidation、Chipを作成した後のSoCやIPに関しての専門知識を持っています。IPチームが加わる前は、SEチームは基板/プラットフォームの設計から検証/特性評価/認証まで、ほとんどのチップ作成後のアクティビティを行っていました。 SEチームのサービスには、基板/プラットフォーム設計、SI / PI、エミュレーション、IP / SoC検証/特性評価などのアクティビティが含まれますが、これらに限定されません。 設備の整ったラボ、広範な設計デバッグの知識、自動化されたインフラストラクチャ、精巧なテストプランを備えた、SEチームは、競争の激しいタイムラインで最高のプラットフォーム/テストのソリューションを提供する理想的なパートナーとなります。

INVECAS SEチームの発足以来、次のような成果があげられています。

• 100以上の IPのCharacterization (Re-spinを含む)
• 20以上のCharacterization Boardの設計
• 10以上のValidation Boardの設計
• 10以上のPackage Substrate基板設計
• 3セットの Xilinx FPGAベースのプラットフォーム設計
• USB、PCIe、MIPI、DDR、HDMI IP の認定取得。
• 迅速なテスト開発と実行サイクルを可能にするための自社開発のインフラツール
• 25Gbpsまでの高速Serdesに対してSI/PIを実行する経験
• 電気的、またはプロトコル双方での設計デバッグ能力
• シリコンと設計仕様との相関関係に関する専門知識
• ２つの車載用SoC、１つのコンシューマ用SoCに対して、Pre & Post Silicon Validationを実施

プラットフォーム・エンジニアリング

当社のプラットフォーム設計チームは、コンセプト段階からお客様と対話し、ソリューションを導くためのさまざまなオプションを提供します。またソリューション完成後は、設計、レイアウト、信号/電力シミュレーションの各段階を細心の注意を払って実行し、堅牢なプラットフォームを創出します。 私たちは、高い品質の製品をタイムリーにお届けするために、製造および組み立てに実績のある世界レベルのベンダーと協力しています。

プラットフォーム・エンジニアリングで提供されるサービスは、以下の通りです；

• ワイヤーボンドおよびフリップチップ設計のための基板設計
• 最大25G シリアルおよび4266MT LPDDR4 までをサポートできる高速ボードの設計
• プラットフォーム全体のSI/PI
• IP/SoC Validation/Characterizationプラットフォーム
• Xilinx FPGAベースのカスタム・プラットフォーム
• Cadence/Mentorツールチェーンでのボード設計/レイアウトの専門知識
• Cadence Sigrity, Mentor HyperLynx & ADS SIツールの専門知識

Emulation

INVECASエミュレーション・サービスには、FPGAベースのソリューション、FPGAプロトタイピング、およびエミュレーターへの設計ポーティングが含まれます。設計の複雑さが増すにつれ、市場投入までの時間と製品の堅牢性は、存在し続ける重要な課題です。 シリコンの立ち上げ/製品の納期を改善するための初期のソフトウェア開発プラットフォームと、非同期/システムレベルのシナリオを解決するためのリアルタイムインターフェイスを備えたプラットフォームをシミュレートするのはたいへん困難ですが、FPGAプラットフォームを使うことで可能となりました

• FPGAベースのソリューション (Zynq 7000、Zynq MPSoC)
• FPGAベースのエミュレーション (主にXilinx FPGAs)
• メンター・ベローズ・ベースのエミュレーション

シリコン作成前、作成後のValidation

設計の複雑さとテープアウトコストの増加に伴い、Re-spinを行うことはプロジェクトや利益率に影響を与えます。 INVECASではシリコン前の検証をチップ設計サイクルの重要なサインオフ基準と見なして、シリコンのファーストパスサクセスを実現します。堅牢なテストプランとスケーラブルな方法論により検証スイートをプロセッサに依存しないプラットフォームに短時間で移植することが可能です。テストプランのシステムレベルでのユースケース、ランダム化、コンプライアンス、相互運用性テストにより高いカバレッジも保証されます。 テストはAPIベースの構造で開発されており、ボードの検証と特性評価に使用できます。 提供されるサービスの例を次に示します。

• アーキテクチャ仕様から派生したテスト計画書
• テストケースの開発
• FPGA/シリコンの開発、立ち上げ
• 機能レベルのユースケースでの検証
• 電力/パフォーマンス測定
• デバッグ/故障解析
• プラットフォーム・スクリーニングのための診断/量産試験

Characterization

複雑なSoCの歩留まりと堅牢性は、シリコン仕様のマージンに直接関係しています。テクノロジ・ノードの縮小に起因する変動および複雑さに伴い設計マージンの完全な理解が重要となります。特性評価では、シリコンはマージンを分析するためにさまざまな環境条件とテスト条件にさらされます。 設備の整ったラボ、自動化されたテスト・インフラストラクチャ、および経験により、お客様と協力してテスト計画を明確にし、細心の注意を払ってテストを実行いたします。 テスト結果は、設計の長所と短所という形でシリコンレポートにまとめられ、より高い歩留まりのために必要なこと、設計成功率の改善に関する推奨事項が示されます。 提供されるサービスの例を次に示します：

• テストプラン・自動化開発
• AC/DC解析
• IO/PLLのCharacterization
• ADC/DACのINL/DNL解析
• SERDES用JTOL
• レシーバーの感度試験
• デバッグ/故障解析
• PVT分析
• 電力およびリークの測定
• 規格に準拠した電気的コンプライアンス・チェック

IPのCharacterization

アナログミックス信号インターフェースIP:

• PCIe Gen4アプリケーション向け25G SERDES
• PCIe Gen3 および 10G Ethernet 向けの 13G SERDES
• 4266MTまでのLPDDR3/4
• HDMI 2.0/2.1 Tx/Rx
• DP2.0 Tx/Rx
• USB 2.0/3.0
• CSI-2、DSI-2をターゲッ トにしたMIPI D-PHY

アナログIP:

• GPIO (I2C/I3C、eMMC などの複数IO 規格)
• PLL
• サーマル・センサー
• LVDS IO
• バック・バイアス発生器
• ADC/DAC

Lab

• ～4000sftの面積で、ESD認証が四半期ごとに監査されます
• Usercaseレベルでの検証とオーバーナイトRegressionのための31のベンチ
• 電気的特性評価のための15のベンチ
• -40～150℃のPVT特性評価能力を行うための10ステーション
• 実験の迅速な結果を出すための社内リワークエリア

高速シリアルIO用試験測定装置

• J-BERT M8020A, 33GHz
• リアルタイム・スコープ33GHz、DSAQ93304A
• ワイドバンド・オシロスコープ50GHz、DCAX86100D
• ネットワーク・アナライザーE5071C
• シグナル・ソース・アナライザE5052B
• パルス/パターン発生器
• ロジック・アナライザー M9505A + U4154B
• DDR3/DDR4 DIMMインターポーザ(FS2361/2510A/2512)
• 低バンド幅オシロスコープ
• ベンチ電源、マルチメーター
• 10 PVT試験用サーマル・ソリューション
• すべてのタイプのSMTコンポーネントの社内リワーク能力